T17 TLB 和 Cache 缺失涉及的指令周期

• 只与 IF(取指)、Mem(访存) 阶段有关
• ID(译码) 阶段不访问存储器，通过寄存器操作
• WB(写回) 阶段只写寄存器，不访问存储器